刚刚一众学者们交流学术，大家畅所欲言，都快忽略了罗晟。

而这个时候才回过神来，才意识到罗晟不仅仅是精通商业的企业家，还有更大的隐藏属性，那就是技术大咖。

罗晟显然没有说完，他盯着修改后的数学模型继续道:“还有一点，既然都是拿耗尽层的矽，插入一层氧化层，那么为什么非要放上一堆没用的矽在下面呢?直接在氧化层底下再弄一个栅极，两边夹着沟道，岂不是更爽?”

众人错愕了一阵，回过神来之后无不拍案叫绝，而罗晟补充道:“这还不够，既然如此，那还有什么必要非得把氧化层埋在矽里面呢?我完全可以把矽弄出来，像三明治一样包裹上绝缘层，外面再放上栅极，岂不是爽爆了?”

一位半导体研究学者激动万分的说道:“简直是天才般的设想，这样的方案不仅仅大大降低了漏电流，而且因为又多一个栅极，这两个栅极一般都是连在一起的，因此等於大大地增加了前面说过的那个绝缘层电容，也就是大大地提升了晶体管的开关性能，我敢下决断，这种三栅极晶体管，绝对是一次是在架构上的革命式的进步，不但是45纳米，在32纳米、22纳米、14纳米都有极大的想象空间，是摩尔定律的再次胜利。”

值得一提的是，半导体业工艺节点的演进是可以被预测的，摩尔定律也应运而生，也就是下一代芯片多少纳米。

例如130纳米、90纳米、65纳米、45纳米、32纳米、22纳米、14纳米、10纳米、7纳米(5纳米)，会发现这是一个大约以0.7为比的等比数列，就是这个原因。

不过这只是一个命名习惯，跟实际尺寸还是有差距的。

此时此刻，与会的一众研究学者都很兴奋，不过在兴奋过后有人已经回归理性。

一位学者战术扶镜并说道:“这是个天才般的设计，基本上不用超算模拟验证我也敢下判断是可行的，但难的是实现这个设想。为什么呢?因为竖起来的那一部分矽，也就是用作沟道的矽，太薄了，只有不到10个纳米，不仅远小於晶体管的最小尺寸(目前)，也远小於当前最精密的光刻机所能刻制的最小尺寸，如何把这个方案弄出来才是真正的难题啊。”

此话一出，其它兴奋的研究员们也都冷静了下来。

是啊，这个问题是没法回避的，最后绕来绕去又回到了光刻机这个难题上，目前最精密的光刻机都搞不定，何况华国根本就不可能买的到最先进的光刻机设备。

目前这个领域华芯国际是国内的领头羊，可让人无奈的是外国人已经在能够量产32纳米工艺的芯片了，而华芯国际现在连65纳米芯片都不能量产，这还是在引进光刻机的情况下，自己还造不出制造65纳米工艺的光刻机。

罗晟笑道:“各位理解错了，具体介绍起来需要很多张工艺流程图，但基本原理是，这部分矽不是光刻出来的，而是长出来的。它先用普通精度的光刻刻出一堆‘架子’，然后再沉淀一层矽，那么在架子的边缘就会长出一层很薄的矽，然后选择性的刻蚀，把多余的材料弄走，剩下的就是这些立着的、超薄的矽了，就这么简单啊。”

当众人听到这么一套方法的时候，所有人都愣了好长一段时间。

彻底给跪了，这智商太碾压人了。

罗晟见众人全都无言，不由得微笑着补充道:“其实这种三栅极和环栅晶体管物理模型可以追溯到2000年左右的时候，伯克利的胡正明教授，这是他最早提出来了的，但至今为止没有人实现，但这个方案可以实现的。”

徐至军振奋的说道:“甭说其它，把专利安排的明明白白再说其它问题。”

这可能是目前蓝思半导体为数不多能够拿得出手和世界顶尖半导体厂商叫板的解决方案，赫然便是FinFET的解决方案，即鳍式场效晶体管，一种新的前沿的互补式金氧半导体晶体管。

专利是必须的。

蓝思半导体在国内半导体公司当中可以说是领头羊，但和国际大厂比起来依旧是个弟弟，薄弱的专利底蕴就能体现出来，基本上没有什么拿得出的顶尖专利。

累积的太少了。

接下来的日子里，在罗晟的主导下，不论是蓝思半导体还是蔚蓝海岸实验室，研究学者们全面开战，罗晟把工艺流程图陆续搞出来，为了确保万无一失，过了几道超算验证，然后研发团队们开始用暴力的方法，找许多种奇奇怪怪的材料一个一个测试。

不然怎么叫暴力的方法呢。

这没办法，除了掌握技术的那几家企业，外界根本没人知道，只能暴力尝试，石墨烯材料是非常优异的选项，锡烯材料也很不错。